9.23

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Percobaan

   a) Prosedur

   b) Rangkaian simulasi

   c) Video Simulasi

6. Download File

 1. Pendahuluan [kembali]

     Dalam dunia sistem digital, efisiensi pemrosesan dan pengendalian data menjadi aspek penting dalam desain rangkaian logika. Salah satu komponen yang berperan besar dalam proses ini adalah multiplexer (MUX), yang berfungsi untuk memilih satu dari beberapa sinyal input dan meneruskannya ke output, berdasarkan kombinasi sinyal kendali. Multiplexer memungkinkan penghematan jalur transmisi serta menyederhanakan pengendalian berbagai sumber data.

Salah satu jenis multiplexer yang umum digunakan adalah IC 74ALS157, yaitu quad 2-to-1 multiplexer. IC ini memiliki empat saluran multiplexer yang masing-masing dapat memilih antara dua input data, dengan pengaturan bersama menggunakan satu sinyal selektor (S) dan satu sinyal enable aktif-rendah (E̅). Dengan konfigurasi ini, IC 74ALS157 sangat efektif dalam pengalihan data secara paralel dan serempak.

Melalui pemahaman terhadap cara kerja dan implementasi IC 74ALS157, siswa dapat menguasai konsep dasar pemilihan data secara logis, serta memahami bagaimana rangkaian digital dapat dirancang untuk mengelola berbagai sinyal input secara efisien dalam satu sistem terintegrasi.

 2. Tujuan [kembali]

• memahami mengenai materi multiplexer 74ALS157
• memenuhi tugas mata kuliah sistem digital

 3. Alat dan Bahan [kembali]

 

A. Alat

1. logicprobe 

Probe logika adalah probe uji genggam berbiaya rendah yang digunakan untuk menganalisis dan memecahkan masalah keadaan logis ( boolean 0 atau 1) 

B. Bahan 

 1.  Logic state

Berfungsi untuk memberikan keterangan logika 1 atau 0

2. Gerbang AND

Jenis pertama adalah gerbang AND. Gerbang AND ini memerlukan dua atau lebih input untuk menghasilkan satu output. Jika semua atau salah satu inputnya merupakan bilangan biner 0, maka outputnya akan menjadi 0. Sedangkan jika semua input adalah bilangan biner 1, maka outputnya akan menjadi 1.

3. Gerbang Or

Jenis kedua adalah gerbang OR. Sama seperti gerbang sebelumnya, gerbang ini juga memerlukan dua input untuk menghasilkan satu output. Gerbang OR ini akan menghasilkan output 1 jika semua atau salah satu input merupakan bilangan biner 1. Sedangkan output akan menghasilkan 0 jika semua inputnya adalah bilangan biner 0.

4. Gerbang NOT

 4. Dasar Teori [kembali]

1. Pengertian Multiplexer

Multiplexer (disingkat MUX) adalah rangkaian logika kombinasi yang berfungsi untuk memilih satu dari beberapa input data dan mengarahkannya ke satu output berdasarkan kombinasi dari sinyal kendali (selektor). Multiplexer disebut juga sebagai data selector karena mampu memilih jalur data tertentu secara otomatis tergantung pada kondisi sinyal kontrolnya.

Multiplexer digunakan secara luas dalam sistem digital untuk efisiensi pengalihan data, penghematan jalur koneksi, serta pemrosesan informasi secara selektif di berbagai perangkat seperti mikroprosesor, sistem komunikasi, dan perangkat kendali otomatis.

2. IC 74ALS157 – Quad 2-to-1 Multiplexer

IC 74ALS157 adalah salah satu jenis multiplexer yang memiliki konfigurasi:

• 4 saluran (quad) multiplexer

• 2 input per saluran (I₀ dan I₁)

• 1 output per saluran (Z)

• 1 input selektor bersama (S)

• 1 input enable aktif rendah (E̅)

Masing-masing saluran (Za, Zb, Zc, Zd) memilih antara input I₀x dan I₁x berdasarkan nilai selektor S. Namun, seluruh fungsi IC akan nonaktif apabila E̅ = 1, sehingga output tidak mengikuti input.

3. Cara Kerja Multiplexer 74ALS157

• Sinyal Enable (E̅):

  • Jika E̅ = 1 (HIGH) → semua output dalam keadaan LOW (rangkaian dinonaktifkan).

  • Jika E̅ = 0 (LOW) → multiplexer aktif, dan output akan dipilih berdasarkan nilai selektor S.

• Sinyal Selektor (S):

  • S = 0 → Output mengambil nilai dari input I₀a–I₀d

  • S = 1 → Output mengambil nilai dari input I₁a–I₁d

Dengan demikian, IC 74ALS157 bertindak sebagai empat buah MUX 2-ke-1 yang dikendalikan bersama-sama oleh sinyal selektor S dan sinyal aktivasi E̅.

4. Implementasi Logika Dasar

Logika internal IC ini dapat dibangun menggunakan gerbang:

• NOT (inverter) untuk membalik sinyal selektor

• AND untuk mengalikan input dengan selektor

• OR untuk menggabungkan hasil seleksi dari dua input

Setiap saluran output (Z) pada IC dapat dirumuskan sebagai:

$$Z=(\bar{S}\cdot I_0)+(S\cdot I_1)$$

Dengan pengaruh aktifasi:

• Bila E̅ = 1, maka output Z akan di-force ke LOW.

• Bila E̅ = 0, maka rumus di atas berlaku.

5. Aplikasi Multiplexer 74ALS157

Multiplexer seperti IC 74ALS157 banyak digunakan untuk:

• Pemilihan data antar jalur memori

• Switching antar sensor di sistem monitoring

• Kontrol input pada sistem mikroprosesor

• Penghematan jalur koneksi data

• Sistem kendali logika terpusat

 5. Percobaan [kembali]

    a) Prosedur[kembali]

• Tambahkan alat dan bahan yang dibutuhkan pada library
• Susun pada schematic capture
• Hubungkan tiap-tiap komponen seperti gambar dibawah
• Run pada proteus (arah panah menunjukkan arah arus)

    b) Rangkaian simulasi [kembali]

Prinisp Kerja:

1. Kondisi Enable (E̅):

   • Jika E̅ = 1 (HIGH) → Semua output Za, Zb, Zc, Zd = LOW (0)
     (rangkaian nonaktif/ter-disable, sesuai tabel kebenaran)

   • Jika E̅ = 0 (LOW) → Rangkaian aktif. Input akan diteruskan ke output sesuai dengan nilai selector S.

2. Pemilihan Data oleh Selector (S):

   • Jika S = 0: Output mengambil data dari input I₀ₐ–I₀d

   • Jika S = 1: Output mengambil data dari input I₁ₐ–I₁d

3. Contoh Mekanisme (untuk satu saluran):

   • Misalnya saluran A:

     • Jika E̅ = 0 dan S = 0 → Za = I₀ₐ

     • Jika E̅ = 0 dan S = 1 → Za = I₁ₐ

   Hal ini dilakukan untuk setiap saluran (A–D) secara paralel.

4. Rangkaian Logika Dasar (kanan bawah):

   • Terlihat bahwa setiap saluran output dibentuk oleh dua gerbang AND:

     • Sinyal I₀ dikalikan (AND) dengan NOT(S)

     • Sinyal I₁ dikalikan (AND) dengan S

     • Hasil dari keduanya digabung dengan gerbang OR → itulah output Z

   • Untuk aktivasi (E̅ = 0), sinyal ini diloloskan; jika tidak, semuanya ditahan.

Tabel Kebenaran (dari gambar)

E̅	S	Za	Zb	Zc	Zd
H	X	L	L	L	L
L	0	I₀ₐ	I₀b	I₀c	I₀d
L	1	I₁ₐ	I₁b	I₁c	I₁d

  

 c) Video Simulasi [kembali]

 6. Download File [kembali]

• Download Rangkaian disini
• Download Video Rangkaian disini
• Download HTML disini