Tugas Pendahuluan 1



 Tugas Pendahuluan 1 Modul 1

(Percobaan 1 Kondisi 13)

1. Kondisi [kembali]

Modul 1 Percobaan 1 Kondisi 13:
Buatlah sebuah rangkaian lengkap yang memuat 3 gerbang AND dengan 3 input dan 4 input, kemudian gerbang NOR dengan 3 dan 4 input,kemudian 2 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT.

 2. Gambar Rangkaian Simulasi [kembali]



 3. Video Simulasi [kembali]



 4. Prinsip Kerja Rangkaian [kembali]

Rangkaian ini dikendalikan oleh tiga saklar SPDT (SW1, SW2, dan SW3) yang berfungsi sebagai input utama. Setiap saklar bisa memberikan dua kondisi logika, yaitu HIGH (1) jika posisi saklar di atas dan LOW (0) jika posisi di bawah. Ketika ketiga saklar ini diatur, sinyalnya akan masuk ke beberapa gerbang AND terlebih dahulu (U1, U2, dan U3). Dua gerbang pertama (U1 dan U2) memiliki tiga input, sedangkan gerbang ketiga (U3) punya empat input. Gerbang AND hanya akan menghasilkan output 1 jika semua input-nya juga 1, jadi bagian ini berfungsi untuk “menyaring” kombinasi tertentu dari posisi saklar.

           Hasil dari gerbang AND tersebut kemudian diteruskan ke dua gerbang NOR (U4 dan U5). Gerbang NOR merupakan kebalikan dari OR yang dimana output-nya hanya akan 1 jika semua input bernilai 0. Jadi, NOR di sini berperan seperti pembalik logika yang akan mendeteksi kondisi tertentu ketika semua inputnya sedang rendah.

        Selanjutnya, output dari gerbang NOR masuk ke dua gerbang XOR (U6 dan U7). Gerbang XOR akan menghasilkan logika 1 jika jumlah input yang bernilai 1 adalah ganjil. Artinya, bagian ini digunakan untuk membandingkan hasil sinyal dari NOR, apakah kedua sinyal itu sama atau berbeda.

        Terakhir, hasil dari dua gerbang XOR tadi digabungkan melalui satu gerbang XNOR (U9:A). Gerbang XNOR adalah kebalikan dari XOR yang dimana hanya akan menghasilkan 1 jika kedua input-nya sama, baik keduanya 1 maupun keduanya 0. Output inilah yang kemudian dihubungkan ke LED atau Logic Probe untuk menunjukkan hasil akhir dari seluruh kombinasi logika di rangkaian.

 5. Link Download [kembali]















Komentar

Postingan Populer