tugas pendahuluan 1



 Tugas Pendahuluan 1 Modul 2

(Percobaan 2 Kondisi 1)

1. Kondisi [kembali]

Modul 3 Percobaan 2 Kondisi 1:
Buatlah rangkaian seperti gambar percobaan 2.a, ubah IC 74193N dengan 74LS 161N dan IC 74192N dengan 74LS160N

 2. Gambar Rangkaian Simulasi [kembali]





 3. Video Simulasi [kembali]




 4. Prinsip Kerja Rangkaian [kembali]

Rangkaian Percobaan 2a Kondisi 1 adalah implementasi dari counter sinkron (synchronous counter) menggunakan dua IC yaitu 74LS161 (U1) dan 74LS160 (U2). Kedua IC ini merupakan 4-bit binary synchronous counter yang dirancang untuk menghitung naik (up counter) secara bersamaan. Sinyal clock diberikan dari sumber yang sama (J1), sehingga kedua IC bekerja sinkron, artinya semua flip-flop internal dari masing-masing IC berubah secara serempak pada rising edge dari sinyal clock. Meskipun IC 74LS160 biasanya digunakan untuk counting turun (down counter), namun pada konfigurasi default di mana LOAD = 1, MR = 0, serta ENP dan ENT = 1, maka IC ini juga akan berfungsi sebagai up counter, sama seperti 74LS161. Oleh karena itu, dalam simulasi, kedua IC menampilkan output yang sama karena bekerja dengan clock, input, dan kondisi kontrol yang identik.

Setiap IC dalam rangkaian ini memiliki empat input kontrol penting, yaitu:

  1. ENP (Enable Parallel) dan

  2. ENT (Enable T/C - Terminal Count):
    Kedua pin ini harus berada dalam kondisi HIGH (1) agar counter dapat melakukan pencacahan. Jika salah satu bernilai LOW, maka pencacahan akan berhenti meskipun ada sinyal clock.

  3. LOAD (Active Low):
    Digunakan untuk memuat langsung data dari input D0–D3 ke output Q0–Q3. Ketika pin LOAD diberi logika LOW (0), maka nilai yang ada pada input D akan langsung dimasukkan ke output (load paralel). Setelah data dimuat, LOAD harus dikembalikan ke HIGH agar counter dapat melanjutkan menghitung.

  4. MR (Master Reset, Active High):
    Jika pin ini diberi logika HIGH (1), maka counter akan langsung di-reset, yaitu semua output Q0–Q3 menjadi 0. Jika ingin counter berjalan normal, pin MR harus berada dalam kondisi LOW (0).

Karena kedua IC menerima clock dan sinyal kontrol yang sama, mereka menghitung secara serempak dan menghasilkan output yang identik. Adapun batasan hitung dari IC 74LS161 adalah dari 0000 hingga 1111 (dalam biner), atau 0 hingga 15 dalam desimal, karena merupakan 4-bit binary counter. Setelah mencapai 15 (1111), counter akan kembali ke 0 pada clock berikutnya, selama tidak di-reset dan LOAD tetap HIGH. Sedangkan kalau IC 74LS160 hanya mulai dari 0-9. Dengan konfigurasi ini, percobaan ini menjadi contoh ideal bagaimana dua counter berbeda dapat bekerja secara sinkron dan dihitung naik secara identik melalui kontrol sinyal yang tepat.

 5. Link Download [kembali]















Komentar

Posting Komentar

Postingan Populer